
module 09: 边沿检测

1. 边沿检测

- 使用Verilog语言，设计上升沿边沿检测电路。
- 使用Verilog语言，设计下降沿边沿检测电路。
- 使用Verilog语言，设计双沿边沿检测电路。

2. 边沿检测原理

- 对于一个上升沿电路来说，假如用clk信号与寄存器进行采样，前一拍采到了0，后一拍输入结果为1，那么通过组合逻辑的运算，前一拍用A表示，后一拍用B表示，!A & B 就是我们需要的上升沿检测。
- 对于下降沿来说，前一拍采到1，后一拍输入结果为0，A & !B，就是我们需要的下降沿检测电路。
- 对于双边沿来说，输出是 !A & B + A & !B ,即 A^B 异或操作



3. RTL

```
module edge_detect(clk,rst_n,signal,up_edge,down_edge,both_edge);

    input clk;
    input signal;
    input rst_n;
    output up_edge;
    output down_edge;
    output both_edge;

    reg signal_r;
```

```
    always@(posedge clk or negedge rst_n)
    begin
      if(!rst_n)
          signal_r <= 1'b0;
      else
          signal_r <= signal;
    end

    assign up_edge   = !signal_r &  signal;
    assign down_edge = signal_r  &  !signal;
    assign both_edge = signal_r  ^  signal;

endmodule
```